本发明的目标在于提供使成本降低的一种数据读/写方法、一种解交错方法、一种数据处理方法、一种存储器以及存储器驱动。当在发送器(100)中交错的多个数据写入接收器(110)的存储器(110a)中时,写入方向在行方向和列方向间交替改变。
1.一种数据读/写方法，用来将多个数据沿写入方向顺序地写入 存储器，并沿读取方向顺序读取已写入存储器中的多个数据，其特征 在于：将第一个多个数据沿第一写入方向写入存储器中，并沿不同于 第一写入方向的第一读取方向从存储器中读取第一个多个数据，在第 一个多个数据之后沿第二写入方向写入第二个多个数据，该第二写入 方向与第一读取方向相同或相反。
2.如权利要求1所述的一种数据读/写方法，其特征在于：当 沿行方向读取当前已写入存储器的多个数据时，沿该行方向顺序地写 入接下来要写入的多个数据，反之，当沿列方向读取当前已写入存储 器的多个数据时，沿该列方向顺序地写入接下来要写入的多个数据。
3.如权利要求1或2所述的一种数据读/写方法，其中：将多 个数据以n乘n块的矩阵结构形式排列到存储器中，每一块至少有一 个地址，而且每一块用于在对应于每一块一个地址的区域中至少写入 一个数据。
4.一种解交错的方法，将多个数据沿写入方向顺序地写入存储器 中，并沿读取方向顺序地读取已写入存储器中的多个数据，其特征 在于：将第一个多个数据沿第一写入方向写入存储器中，并沿不同于 第一写入方向的第一读取方向从存储器中读取第一个多个数据，在第 一个多个数据之后沿第二写入方向写入第二个多个数据，该第二写入 方向与第一读取方向相同或相反。
5.如权利要求4所述的解交错方法，其中：当沿行方向读取当 前已写入存储器中的多个数据时，沿行方向顺序地写入接下来要写入 的多个数据，反之，当沿列方向读取当前已写入存储器的多个数据的 时候，沿列方向顺序地写入接下来要写入的多个数据。
6.如权利要求4或5所述的解交错方法，其中：将交错的多个 数据以n乘n块的矩阵结构形式排列到存储器中，每一块至少有一个 地址，而且每一块用于在对应于每一块一个地址的区域中至少写入一 个数据。
7.一种数据处理方法，包含以下步骤： 第一步，对多个数据进行交错；以及 第二步，通过沿一写入方向将多个数据顺序地写入存储器中，然 后沿一读取方向顺序地读取已写入该存储器中的多个数据，来进行解 交错，其特征在于：沿第一写入方向将第一个多个数据写入存储器 中，然后沿不同于第一写入方向的第一读取方向从存储器中读取第一 个多个数据，在第一个多个数据之后沿第二写入方向写入第二个多个 数据，该第二写入方向与第一读取方向相同或相反。
8.如权利要求7所述的数据处理方法，其中第二步的特征在 于：当沿行方向读取当前已写入存储器中的多个数据时，沿该行方向 顺序地写入接下来要写入的多个数据，反之，当沿列方向读取当前已 写入存储器的多个数据的时候，沿该列方向顺序地写入接下来要写入 的多个数据。
9.如权利要求7或8所述的数据处理方法，其中：第一步中包 含构造具有多个帧的超帧，通过以矩阵形式排列多个数据而形成每一 帧，而且第一步中还包含交错构成超帧的多个数据。
10.如权利要求7-9所述的数据处理方法，其中第二步的特征 在于：以n乘n块的矩阵结构形式在存储器中排列交错的大量数据， 每一块至少有一个地址，而且每一块用于在对应于每一块一个地址的 区域中至少写入一个数据。
11.如权利要求10所述的数据处理方法，其中第一步的特征在 于：构造一个包含八个帧的超帧，且每一帧是通过以矩阵形式排列 (203×48)个数据而形成的，此外其特征还在于：交错构成超帧的 (203×48×8)个数据，第二步的特征在于：当沿行方向读取当前已 写入存储器中的(203×48×8)个数据时，沿行方向顺序地写入接下 来要写入的(203×48×8)个数据，反之，当沿列方向读取当前已写 入存储器中的(203×48×8)个数据时，沿列方向顺序地写入接下来 要写入的(203×48×8)个数据。
12.如权利要求11所述的数据处理方法，其中：第二步用于以 48个矩阵结构在存储器中排列(203×48×8)个数据，48个矩阵结 构中的每一个都是由(203×8)个数据形成的，而且48个矩阵结构 中的每一个都是n乘n块的结构，每一块至少有一个地址，而且每一 块用于在对应于每一块一个地址的区域中至少写入一个数据。
13.如权利要求12所述的数据处理方法，其中：48个矩阵结构 中的每一个都是8乘8块的结构，每一块有26个地址，而且每一块 用于在对应于每一块一个地址的区域中写入一个数据，并且第二步用 于在对应于每一块一个地址的区域中写入一个数据。
14.如权利要求12所述的数据处理方法，其中：48个矩阵结构 中的每一个都是8乘8块的结构，每一块有4个地址，而且每一块用 于在对应于每一块一个地址的区域中写入7个数据，且第二步用于在 对应于矩阵结构一个地址的区域中写入7个数据。
15.一种用于沿一写入方向顺序地写入多个数据、并沿一读取方 向顺序地读取这些写入的数据的存储器，其特征在于：沿第一写入方 向在该存储器中写入第一个多个数据，并沿不同于第一写入方向的第 一读取方向从该存储器中读取第一个多个数据，在第一个多个数据之 后沿第二写入方向写入第二个多个数据，该第二写入方向与第一读取 方向相同或相反。
16.一种用于沿一写入方向顺序地写入多个数据、并沿一读取方 向顺序地读取这些写入的数据的存储器驱动装置，其特征在于：沿第 一写入方向在存储器中写入第一个多个数据，并沿不同于第一写入方 向的第一读取方向从存储器中读取第一个多个数据，在第一个多个数 据之后沿第二写入方向写入第二个多个数据，该第二写入方向与第一 读取方向相同或相反。
17.如权利要求16所述的存储器驱动装置，其中：当沿行方向 读取当前已写入存储器中的多个数据时，沿该行方向顺序地写入接下 来要写入的多个数据，反之，当沿列方向读取当前已写入存储器的多 个数据时，沿列方向顺序地写入接下来要写入的多个数据。
18.如权利要求17所述的存储器驱动装置，其中：该装置提供 用于对存储器进行寻址的寻址方法，并且通过用该寻址方法顺序地寻 址该存储器，多个数据以n乘n块的矩阵结构排列在存储器中，每一 块至少有一个地址，而且每一块用于在对应于每一块一个地址的区域 中至少写入一个数据。 本发明涉及一种将数据写入存储器和读取该写入存储器数据的 数据读/写方法，一种应用该数据读/写方法的解交错方法，一种应用 该数据读/写方法的数据处理方法，一种通过使用该数据读/写方法在 其中写入数据的存储器和一种用于通过执行该数据读/写方法来写入 和读出数据的存储器驱动装置。 一种用于收发数据的收发系统具备一个发送器和一个用于接收 从该发送器传送的数据的接收器。在收发系统当中，在一数字广播系 统里，在从发送器发送数据到接收器时为了分布发生在传输线路上的 突发错误，该发送器内构成两个超帧，在超帧中被传送的数据以块形 式排列，发送器还交错组成这两个超帧的数据。下一步，该发送器读 出该交错的数据并且传送该读出的数据给接收器。随后将要描述的 图2中示出的在发送器中构成的超帧的示意图。 在图2中，仅仅显示了构成的两个超帧中的一个超帧1。然而， 另一个超帧具有如同那说明的超帧1完全一样的结构。所以，超帧的 结构可以主要通过使用在图2中显示的超帧加以说明。 超帧1具有8个标记为数字1-8的帧，即帧1，帧2，帧3，… 帧8。一个帧由48个沿Y轴方向排列的槽1，2，3，…48组成。一 个槽通过沿X轴方向排列的204个数据构成，每个数据由1个字节 组成。由于204数据中的某个数据是在交错对象以外的数据，所以图 2显示了一个沿X轴方向排列了203个数据的结构。所以，以下描 述是通过假定沿X轴方向排列了203个数据而做出的。在这种情况 下，1个字节等于8位。 当在图2中显示的超帧1构成了时，组成1超帧的数据从在于 帧1的最上层槽1的数据1_1开始沿交错方向顺序地读取，并且该 读出数据被传输到接收器。当最终读取了帧8的槽48的数据 8_203时，组成一个超帧1的全部数据的读取就完成了。就这样，通 过沿交错方向顺序地读出数据，组成某一超帧的数据被交错了并且被 传输到接收器。 当从超帧1中读取数据完成时，组成另一个超帧(此后该超帧 称为超帧2)的数据通过同样的方法读取并且被传输到接收器。当 构成超帧2的数据被读取并且被传输到接收器时，由新数据组成的超 帧1在该发送器的存储器上构成。当传输构成超帧2的数据完成 时，组成包含该新数据的超帧1的数据沿交错方向顺序地被读取并 且被传输到接收器。这样地，在发送器中，当某一超帧的数据从存 储器中读取的同时，通过将新数据写入该存储器中来构成另一个超 帧。也就是说，在发送器中，在存储器中写入组成超帧1的数据和 写入组成超帧2的数据是交替地运行的，并且从存储器中读取组成超 帧1的数据和读取组成超帧2的数据也是交替地运行的。 接收器包含一个写入从发送器传送过来的多个交错数据的存储 器。接收器的存储器具有足够的容量来写入在发送器内构成的两个 超帧的数据。在接收器的存储器的一半区域内，重复地运行写入和 读取组成超帧1的数据，并且在该接收器的存储器的剩余一半区域 内，重复地运行写入和读取构成另一个超帧2的数据。因此，顺序 地交叉存取从发送器传送的多个交错数据是有可能的。 如上所述在发送器内构成的一个超帧包含8个帧。每个帧包含 48个槽，每个槽包含203个单字节数据。因此，一个超帧具有203 (构成一个槽的单字节数据数目)×48(一个帧内的槽数目)×8(一 个超帧内的帧数目)＝77952个字节的大小。由于发送器内通常构成 两个超帧，接收器的存储器需要77952字节×2＝155904字节的容 量，那就是说，大约1.25兆位来写入这两个超帧的数据。因此，仅 仅为了交叉存取数据就必需要有大约1.25兆位容量的存储器，这 样，就出现了用于接收数据的代价增加的问题。 本发明就是为了解决上述问题，而且本发明的目的是提供降低了 代价的一种数据读/写方法，一种解交错方法，一种数据处理方法， 一种存储器，以及一种存储器驱动。 根据本发明的数据读/写方法是一种顺序地沿一写入方向在存储 器中写入多个数据以及顺序地沿一读取方向读取该已写入该存储器 的多个数据的方法，其特征在于，当紧挨着已经写入该存储器的多个 数据之后的多个数据现在写入该存储器时的写入方向被设置为，和已 经写入该存储器的多个数据现在读取时的读取方向同一方向或者相 反方向。 传统上，当顺序地在一个具有多个用于写入数据的存储器单元的 存储器内写入多个数据，以及随后再整理和读取已经写入该存储器的 数据时，该存储器被分成两个区域诸如第一区域和第二区域，并且数 据在各个区域写入和读取。在这种情况下，多个数据写入该存储器 的第一个区域，并且该写入数据被重新整理和读取，在另一方面，在 数据从第一个区域读取的同时多个其他数据写入第二区域，然后在数 据写入第一个区域的同时重新整理和读取已经写入第二区域的其他 数据。这就是说，传统上，为了写入和读取数据存储器不仅需要一 个第一区域而且需要一个第二区域。 然而在根据本发明的数据读/写方法的情况下，当紧挨着已经写 入该存储器的多个数据之后的多个数据现在写入该存储器时的写入 方向设置为和当多个已经写入该存储器的数据现在被读取时的读取 方向同一方向或者相反方向。因此，该存储器的存储器单元沿读取 方向上排列的排列方向与存储器单元沿下一次被写入数据的数据写 入方向上排列的排列方向一致。因此，根据本发明的数据读/写方法 使在从一个区域读取数据的同时在当前正读取数据的该区域内写入 下一次的数据成为可能。如上所述，传统上，存储器除一个第一区 域之外还需要一个第二区域，以这样的方式就能够写入多个新的数 据。然而，在本发明的数据读/写方法的情况下，相当于传统上必需 的第二区域的一个区域对于存储器而言是不必要的，存储器仅仅需要 用于重新整理数据的一小容量，这样就降低了代价。 更可取地，根据本发明的数据读/写方法，其中当已经写入存储 器的多个数据现在沿行方向被读取时，紧接着被写入的多个数据顺序 地沿该行方向写入，在另一方面，当已经写入该存储器的多个数据现 在沿列方向被读取时，紧接着被写入的多个数据沿该列方向顺序地写 入。 通过根据多个当前-写入的数据是否将沿列方向或者行方向被读 取来设置下一次写入多个数据的写入方向为该行方向或者列方向，有 可能在从一个区域读取数据的同时在该当前正读取数据的区域中写 下一次的数据。 更可取地，根据本发明的数据读/写方法，其中多个数据以具有n 乘n块的矩阵结构在存储器中排列，每一块具有至少一个地址，并且 每一块用于在相对于每一块的一个地址的区域中至少写入一个数 据。 通过以一个具有n乘n块的矩阵结构排列数据，有可能使沿行方 向写入的数据数目和沿列方向写入的数据数目相等。因此，有可能 使沿行方向读取的数据数目和沿列方向读取的数据数目彼此相等。 根据本发明的解交错方法是一种通过顺序地沿一写入方向在存 储器中写入多个数据以及顺序地沿一读取方向读取写入该存储器的 多个数据的解交错方法，其特征在于，当紧挨着已经写入该存储器的 多个数据之后的多个数据现在写入该存储器时的写入方向被设置 为，和当该已经写入该存储器的多个数据现在读取时的读取方向同一 方向或者相反方向。 根据本发明的解交错方法是一种其中应用了根据本发明的数据 读/写方法的方法。因此，当在存储器中写入交错的数据以及然后解 交错和读取该交错的数据时，有可能在从一个区域读取数据的同时在 当前正读取数据的该区域写新的交错数据。因此，存储器仅仅需要 一小容量用于解交错的多个交错的数据，并且有可能以很低的代价解 交错多个交错的数据。 更可取地，根据本发明的解交错方法，其中当已经写入存储器的 多个数据现在沿行方向被读取时，紧接着被写入的多个数据顺序地沿 该行方向写入，在另一方面，当已经写入该存储器的多个数据现在沿 列方向被读取时，紧接着被写入的多个数据沿该列方向被顺序地写 入。 通过如上所述的方法写入数据，有可能在从一个区域读取数据的 同时在当前正读取数据的该区域写入下一次的数据。 更可取地，根据本发明的解交错方法，其中交错的多个数据以具 有n乘n块的矩阵结构在存储器中排列，每一块具有至少一个地址， 并且每一块用于在相对于每一块的一个地址的区域中至少写入一个 数据。 通过以一个具有n乘以n块的矩阵结构排列数据，有可能使通过 沿行方向读取该数据而解交错的数据数目与通过沿列方向读取该数 据而解交错的数据数目相等。 此外，关于根据本发明的解交错方法，在解交错同样的数据数目 的情况下，不论已经写入存储器的该数据是沿行方向或者列方向读 取，有可能通过如同上面提到的以一个具有n乘以n块的矩阵结构排 列多个交错数据，来减少无数据写入的存储器的存储器单元数目。因 此，多个交错数据被有效地写入该存储器中。 根据本发明的数据处理方法是一种方法，其包含： 第一步骤交错多个数据。以及第二步骤，即通过顺序地沿一写入 方向在存储器中写入该交叉存取的多个数据以及顺序地沿一读取方 向读取已写入存储器的多个数据而解交错数据，其中，第二步骤的特 征在于，当紧挨着已经写入该存储器的多个数据之后的多个数据现在 写入该存储器时的写入方向被设置为，和当该已经写入存储器的多个 数据现在被读取时的读取方向同一方向或者相反方向。 根据本发明的数据处理方法是运行本发明的数据读/写方法的一 个方法。因此，有可能以很低的代价解交错多个交错的数据。 更可取地，根据本发明的数据处理方法，其中第二步骤的特征在 于，当已经写入存储器的多个数据现在沿行方向被读取时，紧接着被 写入的多个数据顺序地沿该行方向写入，在另一方面，当已经写入存 储器的多个数据现在沿列方向被读取时，紧接着被写入的多个数据沿 该列方向被顺序地写入。 通过如上所述的方法写入数据，有可能在从一个区域读取数据的 同时在当前正读取数据的该区域中写入多个新的在第一步骤中交错 的数据。 更可取地，根据本发明的数据处理方法，其中第一步骤包含装配 具有多个帧的超帧，每一帧由以矩阵形式排列多个数据而形成，并且 第一步骤还包含交错装配该超帧的多个数据。 通过装配超帧，有可能在数字广播系统中应用本发明的数据处理 方法。 更可取地，根据本发明的数据处理方法，其中第二步骤的特征在 于，交错的多个数据以具有n乘n块的矩阵结构在存储器中排列，每 一块具有至少一个地址，并且每一块用于在相对于每一块的一个地址 的区域中至少写入一个数据。 通过以一个具有n乘以n块的矩阵结构排列数据，有可能使通过 沿行方向读取该数据而解交错的数据数目与通过沿列方向读取该数 据而解交错的数据数目相等。并且，对于根据本发明的数据处理方 法，在解交错同样的数据数目情况下，不论已经写入存储器的该数据 是沿行方向或者列方向读取，有可能通过如同上面提到的以一个具有 n乘以n块的矩阵结构排列多个交错的数据，来减少无数据写入的存 储器的存储器单元数目。因此，多个交错的数据可以被有效地写入 该存储器中。 更可取地，根据本发明的数据处理方法，其中第一步骤的特征在 于装配一个具有八个帧的超帧，每一帧由以矩阵形式排列(203×48) 个数据形成，第一步骤的特征还在于交错装配该超帧的(203×48× 8)个数据，以及第二步骤的特征在于当已经写入该存储器的(203 ×48×8)个数据现在沿行方向读取时，紧接着被写入的(203×48 ×8)个数据顺序地沿该行方向写入，在另一方面，当已经写入该存 储器的(203×48×8)个数据现在沿列方向读取时，紧接着被写入的 (203×48×8)个数据顺序地沿该列方向写入。 在BS数字广播的情况下，在发送器端，一个超帧具有8个帧， 每一帧由以矩阵形式排列的(203×48)个数据形成，超帧以通常形 式构成并且构成超帧的(203×48×8)个数据被交错。因此，按以 上述的步骤来安排的第一步骤，有可能将根据本发明的数据处理方法 应用于适合BS数字广播的一个方面。 更可取地，根据本发明的数据处理方法，其中第二步骤是以48 个矩阵结构在存储器中排列(203×48×8)个数据，48个矩阵结构 的每一个由(203×8)个数据形成，并且48个矩阵结构的每一个是 具有n乘n块的结构，每一块具有至少一个地址，并且每一块用于在 相对于每一块的一个地址的区域写入至少一个数据。 通过以48个矩阵结构排列(203×48×8)个数据，有可能以每 (203×8)个数据为单位解交错(203×48×8)个数据。并且，在解 交错同样的数据数目情况下，不论已经写入存储器的数据是沿行方向 或者列方向读取，有可能通过如同上面提到的以一个n乘n块的矩阵 结构排列多个交错的数据，来减少无数据写入的存储器的存储器单元 数目。因此，多个交错的数据可以被有效地写入该存储器中。 更可取地，根据本发明的数据处理方法，其中48个矩阵结构的 每一个具有8乘8块的矩阵结构，每一块具有26个地址，并且每一 块用于在相对于每一块的一个地址的区域中写入一个数据，并且第二 步骤用于在相对于每一块的一个地址的区域中写入一个数据。而 且，更可取地，根据本发明的数据处理方法，其中48个矩阵结构的 每个具有8乘8块的矩阵结构，每一块具有4个地址，并且每一块用 于在相对于每一块的一个地址的区域中写入7个数据，并且第二步骤 用于在相对于该矩阵结构的一个地址的区域中写入7个数据。 根据本发明的存储器是一种用于顺序地沿一写入方向写入多个 数据以及顺序地沿一读取方向读取该写入的多个数据的存储器，其特 征在于，当紧挨着已经写入该存储器的多个数据之后的多个数据现在 写入该存储器时的写入方向被设置为，和该已经写入该存储器的多个 数据现在读取时的读取方向同一方向或者相反方向。 存储器驱动装置是一种用于顺序地沿一写入方向在存储器中写 入多个数据以及顺序地沿一读取方向读取已写入该存储器的多个数 据的装置，其特征在于，当紧挨着已经写入该存储器的多个数据之后 的多个数据现在写入该存储器时的写入方向被设置为，和当该已经写 入该存储器的多个数据现在读取时的读取方向同一方向或者相反方 向。 根据本发明的存储器驱动装置是一种用于运行本发明的数据读/ 写方法的装置。因此，通过使用根据本发明的存储器驱动装置，有 可能在从一个区域读取数据的同时在当前正读取数据的区域内写入 下一次数据。因此，有可能通过一个具有一小容量的存储器来重新 整理数据。 更可取地，根据本发明的存储器驱动装置，其中当已经写入存储 器的多个数据现在沿行方向被读取时，紧接着被写入的多个数据顺序 地沿该行方向写入，在另一方面，当已经写入该存储器的多个数据现 在沿列方向被读取时，紧接着被写入的多个数据沿该列方向被顺序地 写入。 更可取地，根据本发明的存储器驱动装置，其中该装置提供了用 于寻址该存储器的寻址方法，并且通过利用该寻址方法顺序地寻址该 存储器，多个数据以具有n乘n块的矩阵结构在存储器中排列，每一 块具有至少一个地址，并且每一块用于在相对于每一块的一个地址的 区域中至少写入一个数据。 例如，通过在对应于某一地址的一个区域写入一个数据，就不必 要在将多个数据写入存储器之前临时重新排列它们。这就是说，用 于在将数据写入存储器之前临时重新排列它们的缓存是不必要的，并 且这是一个更进一步降低成本的优势。在另一方面，通过在对应于 某一地址的区域写入多个数据，用于在将数据写入存储器之前临时重 新排列它们的缓存是必需的。然而，由于存储器的地址数目可以减 少，可以获得如下的优点，即简化地址生成电路的结构以及存储器的 操作有一个慢速存取的速度是可能的。这些优点用随后描述的实施 例更详细地描述。此外，通过以一个具有n乘以n块的矩阵结构来 排列多个数据，有可能有效地在存储器中写入该数据。 用于执行本发明的方法描述如下。 图1至6是一些图表用于说明多个数据被交错以及该交错的数 据通过使用一种收发系统(此后该系统称为第一收发系统)被解交错 的状态，该收发系统运行一种数据处理方法，数据处理方法中应用了 根据本发明的数据读/写方法的实施例的第一种方式。 图1是一个显示该第一收发系统的图例。 该收发系统具备一发送器100以及一接收器110，它们通过一传 输线路120彼此相接。发送器100包含一个其中写入数据以及从中 读取该写入数据的存储器100a以及一个存储器驱动装置100b。存 储器驱动装置100b在发送多个数据至接收器110之前临时在存储器 100a中写入该数据，然后交错并且读取该已经写入存储器100a的数 据。当通过存储器驱动装置100b将该数据顺序地写入到存储器100a 中时，如图2所示的超帧就构成了。 在发送器100中，为了构成如图2所示的超帧1，数据顺序地写 入该发送器的存储器中，槽1，2，3，…，以及48顺序地构成并且每个 槽包含203个数据1_1，1_2，1_3，…，1_203，然后帧1就构成了。 然后，槽1，2，3，…，以及48其中每个包含203个数据2_1， 2_2，…，以及2_203顺序地构成并且构成了帧2。此后相似地，帧 3，…，以及8，其中每个是由48个分别包含203个数据的槽组成， 顺序地构成。由此，就构成了超帧1。 当如图2所示的超帧1在发送器1中构成时，构成超帧1的数据 通过存储器驱动装置100b沿交错方向顺序地读取，其次序为帧1最 上面的槽1的数据1_1，帧2的槽1的数据2_1，帧3的槽1的数据 3_1，…以及帧8的槽1的数据8_1，该读取数据通过传输线120(参 看图1)被传输到接收器110。此外，在帧8的槽1的数据8_1被读 取以后，帧1的槽1的数据1_2，帧2的槽1的数据2_2，帧3的槽 1的数据3_2，…，以及帧8的槽1的数据8_2沿交错方向被顺序地 读取并且被传输到接收器110。在帧8的槽1的数据8_2被读取以 后，从帧1的槽1的数据1_3开始沿交错方向顺序地读取数据。这 样，帧中槽1的数据从帧1的槽1的数据值1_1开始沿交错方向被顺 序地读取。用这种方法，并且该203个读取的数据被传输到接收器 110(也就是说从帧1的槽1的数据1_1到帧3的槽1的数据3_26 的数据被读取并且被传送了)。 图3是一个显示了其中203个数据从帧1槽1的数据1_1开始 沿交错方向被读取的一个状态的原理图。图3显示了构成超帧1的 帧1至8的槽1，以及槽1的排列。 读取的数据R1由从帧1槽1的数据1_1到帧3槽1的数据3_26 的203个数据组成(也就是说，203个字节的数据)。这样，在203 个数据被读取以后，同样对于槽2(参看图2)，其比各个帧的槽1 低一级，203个数据从帧1槽2的数据1_1开始，沿交错方向读取并 且该203个读取的数据被传输到接收器110。此后相似地，对于槽 3-槽48，其比各个帧的槽2的级别低，203个数据从数据值1_1开始 沿交错方向读取并形成包含同样数字标记的槽收集(Collection)组 成的各个槽集合(aggregate)，然后该203个读取的数据被传输到 接收器110。今后，包含各个帧的槽1的收集的槽集合被称为槽-1 集合，并且包含各个帧的槽2，…，以及槽8的收集的槽集合分别被 称为槽-2集合，…，以及槽-8集合。 在从包含各个帧的槽48的收集的槽-48集合中读取203个数据 并且该203读取的数据被传输到接收器110以后，另一组203个数 据也沿交错方向从最上面的槽1的数据4_26开始读取，数据4_26 紧挨着先前读取的读取数据R1(参看图3)的最后读取的数据3_26， 然后该另一组203个读取的数据被传输到接收器110。在图3中显 示的读取数据R2包含203个从帧4槽1的数据4_26开始沿交错方向 读取的数据(也就是说，该203个数据从帧4槽1的数据4_2开始 到帧6槽1的数据6_51)。在帧6槽1的数据6_51被读取之后， 同样对于各个帧中比槽1等级低的槽2-槽48,203个数据从帧4槽1 的数据4_26开始沿交错方向读取以形成包含同样数字标记的槽的 收集的各个槽集合，然后该203个读取的数据被传输到接收器110。 此后，203个数据的读取顺序地沿每个包含同样数字标记的槽的收集 的槽集合重复地进行。图3所示的读取数据R3显示了从帧6槽1 的数据6_178到帧8槽1的数据8_203的203个数据。通过完成读 取数据R3的读取就完成了在包含各个帧中槽1的收集的槽-1集合内 所有数据的读取，在该槽-1集合内的全部数据被传输到接收器110。 同时，由于一个槽包含203个数据并且超帧1包含8个帧。因此， 当考虑到一个槽集合包含各个帧中的以相同数字标记的槽的收集 时，每个槽集合包含203×8个数据。因此，当如上所述读取203 个数据时，通过8次执行203个数据的读取，组成一个槽集合的全部 数据被读取。在读取数据R3被读取之后，同样对于标记为数字2- 48的槽，从帧6槽1的数据6_178直到帧8槽1的数据8_203的大 量数据被顺序地读取。当读取了帧8的槽48的数据8_203时，就 完成了组成一个超帧1的全部数据的读取。这样，通过沿交错方向 顺序地读取数据，构成一个超帧的数据被交错了，并且被传输到接收 器110。 当如上所述从超帧1中读取数据完成时，组成另一个超帧2的数 据通过同样的方法读取并且被传输到接收器110。在构成超帧2的 数据被读取并且被传输到接收器110的同时，通过存储器驱动装置 100b把新的数据顺序地写入存储器100a中并且构成了包含新数据的 超帧1。在构成超帧2的数据传输完成之后，构成包含新数据的超 帧1的数据沿交错方向顺序地被读取并且被传输到接收器110。这 样，在发送器100内，在从存储器100a中读取一个超帧的数据的同 时，新数据被写入存储器100a并且构成另一个超帧。也就是说，在 发送器100中，在存储器100a中写入构成超帧1数据和写入构成超 帧2的数据是交替地运行的，并且从存储器100a中读取构成超帧1 的数据和读取构成超帧2的数据也是交替地运行的。 如图1所示从存储器100a中读取的数据被传输到接收器110。 该接收器110包含一个存储器110a(其为根据本发明的存储器的一 个例子)以及一个存储器驱动装置110b(其为根据本发明的存储器 驱动装置的一个例子)。数据写入到存储器110a中并且该写入的数 据从存储器110a中被读取。存储器驱动装置110b寻址存储器110a 并且在一个对应于寻址地址的区域写入来自发送器100的数据，然后 存储器驱动装置110b解交错并且读取该写入的数据。通过参考图 4，存储器驱动装置100b在存储器110a中顺序地写入数据的状态描 述如下。 虽然发送器100交错数据在每个超帧上运行，接收器110解交错 在每个由数据组成的槽集合上运行，槽集合包含由同样的数字标记的 帧1，2，3，…，以及8的槽的收集(参看图2)。由于每个帧包含48 个槽，因此有48个槽集合。为了解交错组成该48个槽集合数据以 获得组成每个槽集合的数据，通过发送器100交错而组成一个超帧的 多个数据被分成48个矩阵结构，并且在数据被顺序地写入接收器110 的存储器110a的时候排列该多个数据。在该情况下，组成一个槽集 合的多个数据构成了一个矩阵结构，该槽集合包含帧1，2，3…，以 及8有同样的数字标记的槽的收集。对于整个48个矩阵结构而言， 每个矩阵结构由组成槽-1集合，…，以及槽-48集合的某一个的数据 组成。解交错以矩阵结构排列的多个数据的方法对48个矩阵结构而 言是一样的。因此，通过仅仅关注在8个帧1，2，3，…，8中的每 一帧的槽1，2，3，…，48中的槽1，在组成包含在每个帧中槽1收 集的槽-1集合的数据被交错以及被传输到接收器110的情况下，通 过参考图4，对该交错的数据如何进行解交错描述如下。 如上所述，在发送器100中，组成包含槽1收集的槽-1集合的 数据从帧1槽1的数据值1_1开始沿交错方向读取，以及最后，读取 了帧8槽1的数据8_203，完成了组成槽-1集合的数据的读取。在 该情况下，这些被读取数据被传输到接收器110，然后这些被传送的 每个数据以发送器100读取该每个数据的次序顺序地写入到接收器 110的存储器110a中。在该情况下，这些数据以一个具有64块1，2， 3，…，64，8行8列的矩阵结构排列，如图4所示。每块具有26 个地址并且在对应于一个地址的一个区域可以写入一个1-字节数 据。因此有可能在一块中写入高达26个数据。附着于每块顶端的 数字显示了一个地址。槽-1集合的全部数据以该矩阵结构排列。 在以一个矩阵结构排列槽-1集合的全部数据的情况下，数据首 先被写入到沿行L方向排列的第一行的块1至8中。为了在第一行 的块1至8中写入数据，从发送器100顺序传送的数据 1_1，2_1，3_1，…，7_1，以及8_1沿行L方向顺序地写入对应于的每 块的第一地址0，26，52，…，156，以及182的区域。在图2中， 每个数据以一个横写的符号显示。然而在图4中，出于空间的考虑每 个数据以一个竖写的符号表示。此外，出于空间的考虑，需要3个 或者4个数字表示的地址数字以竖写的方式表示。 在数据8_1已经写入对应于地址182的区域之后，最新从发送器 100传送的数据1_2，2_2，3_2，…，7_2，以及82沿行L方向顺 序地写入对应于块1至8的第二地址1，27，53，…，以及183的 区域。此后相似地，最新从发送器100传送的数据1_n，2_n， 3_n，…，7_n，以及8_n沿行L方向顺序地写入对应于块1至8的 第n个的地址的区域，以及最后，数据1_26，2_26，3_26，…， 7_26，以及8_26沿行L方向写入到对应于块1至8的最后地址25， 51，77，…，181，以及207的区域。这样每个数据都写入到块1 至8中。在独立地观察每个块时，26个写入块1至8的数据是如图 2所示组成帧1到8的每个槽1的203个数据中的26个，该26个数 据在X轴方向从槽的顶端开始顺序地排列。 在数据已经写入块1至8之后，数据写入沿行L方向排列的第二 行的块9至16。在这些块中写入数据和在块1至8中写入数据的执 行是一样的；这就是说，最新从发送器100传送的数据1_27，…， 以及8_27顺序地写入到对应于沿着该行方向的块9至16的顶端地址 208，…，以及390的区域，在数据8_27写入对应于地址390的区 域之后，数据1_28，…，以及8_28沿行L方向顺序地写入对应于 块的第二地址209，…，以及391的区域，最后数据1_52…，以 及8_52顺序地沿行L方向写入对应于块的最后地址233，…，以及 415的区域，然后在块9至16中写入数据就完成了。在块9至16 中写入数据完成之后，在沿行L方向排列的在第三行块中写入数据 (没有图示)，…，然后在第七行块49至56中写入数据，对行L 上的每个块相似的执行。 在在块49至56中写入数据完成之后，执行在第八行块57至64 中写入数据。为了块57至64中写入数据，数据1_183，…，以及 8_183沿行L方向顺序地写入对应于块57至64的顶端地址 1456，…，以及1638的区域。此后数据沿行L方向写入对应于块 57至64的第二地址，第三地址，…的区域。在数据写入块57至 64距离顶端地址第21位的地址1476，…，以及1658的时候，数据 1_203，…，以及8_203沿行L方向顺序地写入对应于地址 1476，…，以及1658的区域中。如上所述，在发送器100中，组 成槽-1集合的数据读取是从沿交错方向读取数据1_1开始以及在最 后的数据8_203读取的时候完成。因此，在数据8_203已经写入对 应于块64的地址1658的区域的时候，写入槽-1集合的全部数据就 完成了。由此，如图4所示，数据1_1…，以及8_203象一个矩阵 一样写入接收器中。 如上所述，有可能在每块中写入高达26个数据并且槽-1集合包 含203×8＝1624个数据。因此，如上所述通过沿行L方向顺序地写 入组成槽-1集合的数据，在组成该槽-1集合的1624个数据当中的 26(＝写入一块中数据的数目)×7(在第一行至第七行块1至56当 中沿列R方向排列块的数目)×8(在第一行至第七行块1至56当中 沿行L方向排列的块的数目)＝1456个数据写入在具有8行8列的 块1至64当中的第一行至第七行块1至56中。因此，168 (＝1624-1456)个剩余的数据写入到第八行块57至64中。由于有 可能在每块中写入26个数据，通过如上所述沿行L方向在第八行块 57至64中写入数据，当21(＝68/8)个数据写入到第八行块57至 64中间的每一个中时，已经完成写入这168个剩余数据，并且组成 该槽-1集合的全部数据就已经写入了。因此，对于第一行至第七行 的块1至56，数据写入到对应于26个地址的全部区域。然而，对 于第八行块57至64，数据仅仅被写入到在对应于26个地址的区域 当中对应于21个地址的区域中，但是没有数据写入到对应于5个剩 余地址的区域中。 在第八行块57至64中写入数据完成之后，块1至64的数据被 读取。 为了读取数据，已经写入到沿列R方向排列的第一列块1， 9，…，49，以及57的数据首先被顺序地读取。为了从块1，9，…， 49，以及57中读取数据，分别从顶端地址0开始递增以及顺序地寻 址块1的地址0到25，并且数据1_1，1_2，1_3，…，以及1_26从 对应于地址0，1，2，…，以及25的区域中被读取。此后相似地， 已经写入到块9，…，以及57中的数据通过递增地址按块9，…， 以及57的次序被顺序地读取。这样，通过沿列R方向顺序地读取数 据，已经写入到块1，9，…，49，以及57中的数据被解交错并且 数据1_1到1_203被顺序地读取。因此，被发送器100交错并且被 传输到接收器110的数据沿行L方向顺序地写入，在另一方面，沿行 L方向写入的数据沿列R方向被顺序地读取，结果，如图2所示组成 帧1的槽1数据1_1至1_203被解交错而且读取。 在块1，9，…，49，以及57的数据已经被读取之后，读取第二 列块2，10，…，以及58的数据。为了读取这些块2，10，…， 以及58中的数据，通过从顶端地址26开始逐一递增来顺序地寻址块 2的地址，然后数据2_1，2_2，…，以及2_26从对应于地址26， 27，28，…，以及51的区域中读取。在对应于地址51的数据2_26 已经读取之后，已经写入到块10，…，以及58的数据相似地通过 递增地址顺序地读取。这样，通过沿列R方向顺序地读取数据，如 图2所示组成帧2槽1的数据2_1到2_203被解交错并且被读取。 在第二列的数据2_1至2_203已经被读取之后，通过沿列R方向 顺序地读取已经写入到沿列R方向排列的第三列至第八列的块内的 数据，数据3_1至3_203(没有图示)，…，并且数据8_1至8_203 被解交错以及被读取。 通过如上所述读取写入到接收器110的存储器110a中的数据， 交错超帧1的数据并且将此数据从发送器100的存储器100a传送到 接收器110，在接收器110中被解交错。在本实施例的情况下，在 构成超帧1的数据已经从发送器100传送到接收器110之后，按照和 用于读取组成超帧1的数据的过程一样的过程，组成另一个超帧2的 数据被读取并且被传输到接收器110。 写入到如图4所示矩阵中的超帧1的数据被顺序地沿列R方向从 块1中读取并且由此交错。因此，在数据1_1至1_203已经从第一 列的块1，9，…，49，以及57中读取之后，有可能在读取构成第 八列的块8，16，…，56，以及64的数据完成之前在第一个列的块 1，9，…，49，以及57中重新写入数据。在本实施例的情况下， 在数据1_1至1_203已经从第一列的块1，9，…，49，以及57读 取之后，开始读取构成第二列的块2，10，…，以及58的数据并且 同时仅仅203个字节构成另一个超帧2的数据被写入到第一列的块 1，9，…49，以及57中。 图5是一个显示了仅仅203个字节组成另一个超帧2的数据被写 入到块1，9，…，49，以及57中的状态的概念视图。 为了在第一列的块1，9，…，49，以及57中仅仅写入203个 字节构成另一个超帧2的数据，数据1_1，2_1，3_1，…，7_1，以 及8_1顺序地写入到对应于在列R方向上每一块的顶端地址 0，208，…，1248，以及1456的区域中。 在数据8_1已经被写入对应于地址1456的区域以后，数据1_2、 2_2、…、7_2，和8_2顺序地写入在列R方向上的块1、9、…、49 以及57的第二地址1、209、…、1249以及1457相对应的区域。此 后类似地，数据1_n、2_n、3_n、…、7_n，和8_n被顺序地写入在 列R方向上的块1、9、…、49及57的第n个地址相对应的区域中， 最后把数据1_26、2_26、…、7_26和8_26顺序地写入在列R方向上 的块1、9、…、49和57的最后的地址25、233、…、1273、和1481 相对应的区域。从而把数据写入块1、9、…、49和57中。 当数据写入块1、9、…、49和57的同时，按照上述过程将已 经写入的超帧1的数据顺序地从第二个纵行块2、10、…、和58读 出。此后类似地，顺序地沿列R方向上读取已写入第n列块的超帧1 的数据，并且随后超帧2的数据立即沿列R方向顺序地写入第n列 的块中。 这样，在已经读取了第八个纵向块中所写入的超帧1数据之后， 就立即在该第八个纵向块中写入超帧2的数据。从而完成了组成超 帧2槽-1集合的全部数据的写入。 图6是一个概念视图，其显示了一个写入组成超帧2槽-1集合 的全部数据的状态。 如上所述，有可能在每一块中最多写入26个数据，并且槽-1集 合包含203×8＝1624个数据。因此，当如上所述沿列R方向顺序写 入组成槽-1集合的数据时，在组成槽-1集合的1624个数据当中，有 26(＝在一个块中写入数据的数目)×7(＝在第一列到第七列56块 之间沿行L方向上排列的块的数目)×8(＝第一列到第七列56块之 间沿列R方向排列的块的数目)＝1456个数据被写入到具有8行8列 的64块当中的第一列到第七列56块中。因此，168(＝1624-1456) 个剩余的数据被写入第八列的块8、16、…56、和64中。由于在每 块中能够写入26个数据，当数据如上所述沿列R方向写入第八列的 块8、16、…、56和64中时，在第八列的块8、16、…、56和64 中的每一个内写入21(168/8)个数据时，就完成了剩余168个数据 的写入，于是写入了组成槽-1集合的全部数据。因此，对于第一列 到第七列的56块，数据写入与26个地址相对应的全部区域内。然 而对于第八列块8、16、…、56和64而言，数据仅仅被写入对应于 26个地址的区域当中的与21个地址相对应的区域中，数据并没有被 写入与剩余的5个地址相对应的区域中。 参考图4，描述了超帧1的数据沿行L方向写入，沿列R方向读 取，从而解交错。然而如图6所示，超帧2的数据沿列R方向写入 然后沿行方向L读取，这与超帧1的情形正好相反，从而实现了解交 错。 具体地，在超帧2的数据如图5和6描述的那样已经沿列R方向 写入之后，第一行块1、2、3、…、7和8的数据沿行向L读取， 由此顺序地读取数据1_1到1_203。此后相似地，通过沿行L方向 顺序地读取第二行到第八行的块的数据，超帧2的全部数据就被解交 错和读取了。在这种情况下，在数据从第n行块读取之后，由发送器 100产生的新超帧1的新数据就立即按照如图2和3描述的过程进行 交错，且交错的数据按照如图4描述的过程顺序地写入第n行块中。 因此，在读取了在第八列块中写入的超帧2的数据之后，立即，超帧 1的新数据沿行L方向顺序地写入第八列块中，就完成了组成超帧1 的全部新数据的写入。此后，经发送器100交错的数据，按照图4 到6所描述的过程，交替变换数据读取方向和写入方向到L行方向和 列R方向，从而由接收器110顺序地解交错， 如上所述，为了将从发送器100发送到接收器110的新数据写入 存储器110a中，存储器驱动装置110b进行如下操作：在沿行L方向 读取数据的情况下，在读取了沿行L方向排列的8块数据之后，立即 将新数据沿行L方向写入相同的8块中。另一方面，在沿列R方向 读取数据情况下，在读取了沿列R方向排列的8块数据之后，就立即 将新数据沿列R方向写入相同的8块中。 通常如上所述，为了将在发送器中交错的大量数据顺序地写入接 收器的存储器中，就必须使用一种大容量存储器，它不仅包含用于执 行当前数据读取的区域，而且包含用于允许写入新数据的区域。另 一方面，在上述的第一收发系统中，在发送器100中交错的数据可以 通过交替变换数据读取方向和写入方向到行L方向和列R方向，在接 收器110中进行解交错。因此，有可能在从接收器的存储器区域中读 取数据之后，立即在该区域快速写入新数据。因此，在这个实施例 的情况下，除用于执行当前数据读取的区域之外，不必要确保有一个 通常所必需的用于写入新数据的区域。因此，有可能减少存储器的 容量并且以与传统情况相比较低的成本来重新整理数据。例如，如 上所述为解交错发送器所发送的数据，通常需要能够写入二个超帧数 据的存储器容量，也就是说，大约1.25兆位的容量。然而，在本实 施例情况下，槽-1集合的数据以8×8块的矩阵结构排列，每一块 中允许最多写入26个字节(1字节＝8位)的数据。因此解交错槽- 1集合的数据所需要的存储器110a的容量就等于：8(＝1个数据的 位数)×26(＝1块中能够写入的数据的最大数目)×64(＝1个矩阵 结构的块的数目)＝13312位。由于在这个实施例中构成了48个矩 阵结构，存储器110a所必需的容量就等于13312×48＝638976位， 也就是说，大约0.64兆位。所以在本实施例的情况下，存储器110a 需要的容量仅仅是传统存储器容量的一半。 就这个实施例而言，紧接着当前写入数据之后的数据写入方向与 当前写入了数据的读取方向一致。然而，它还允许使接下来要写入的 数据写入方向与当前写入了数据的读取方向正好相反。具体地说，就 这个实施例而言，如果当前写入了的数据沿行L方向进行读取，后续 的数据就沿行L方向写入。然而，它允许沿与行方向L正好相反的 行方向L’写入后续数据(参照图4)。类似地，当沿列R方向读 取当前写入了的数据时，它允许沿与列R方向正好相反的列R’方向 写入后续数据。 图7到13说明了通过使用一个收发系统(此后称为第二收发系 统)对多个数据进行交错以及对这些已交错的数据进行解交错的状 态，该系统执行一种数据处理方法。该方法中应用了依据本发明的数 据读/写方法的第二种实施例。 第二收发系统不同于与先前描述的第一收发系统之处仅仅是接 收器的结构。因此在描述第二收发系统的结构时，仅仅描述接收器 的结构。 图7是一个第二收发系统接收器的原理图。 接收器50包含一个存储器51，其中写入来自发送器100(参考 图1)的被发送数据。此外，接收器50还包含一个存储器驱动装置 (依据本发明的存储器驱动装置的第二模式实施例)52。在解交错 数据时，存储器驱动装置52将从发送器100发送的数据顺序地写入 存储器51(依据本发明的存储器的第二模式实施例)中，把数据排 列成一个矩阵结构，并且该存储器驱动装置52读取成矩阵结构排列 的数据。写入该存储器51的数据排列成为一个由块1、2、3、…、 和64组成的8×8的矩阵结构，如图11所示，稍后对此加以描述。每 块有4个地址。将七个一字节的数据写入与每块中的一个地址相对应 的一个区域中。因此，有可能在一块中写入高达4(＝一块中的地 址数目)×7(＝与一个地址相对应的区域中所写入的数据数目)＝ 28个数据。 存储器驱动装置52同时将7个数据写入一个与存储器51中的一 个地址相对应的区域中。为了同时将7个数据写入对应于一个地址 的一个区域内，在将该数据写入存储器51之前存储器驱动装置52暂 时将从发送器100发送的数据写入一个缓冲器52a中。然后，存储 器驱动装置52从缓冲器52a中读取数据，并同时将7个数据写入与 存储器51中的一个地址相对应的一个区域内。 图8到10是用来说明将数据写入缓冲器52a中以及读取该写入 数据的方案视图。 当沿交错方向读取如图2所示由每一帧中的槽1收集组成的槽- 1集合的数据的数据1_1、…、以及8_203时，暂时以发送器100读 取每个数据的次序将数据1_1、…、以及8_203写入缓冲器52a中(参 照图7)。缓冲器52a有64个地址，而且在对应于一个地址的区域 内写入一个单字节数据。为了在缓冲器52a中写入数据1_1、…、 和8_203，如图8所示，将由发送器100传来的数据从数据1_1开始 沿行L方向顺序地写入，即将数据1_1、2_1、3_1、…7_1、和8_1 顺序地沿行L方向写入对应于沿行方向L排列的第一行地址0到7的 区域。在数据8_1已经被写入与地址7相对应的区域之后，将数据 1_2、2_2、3_2、…、7_2和8_2沿行L方向顺序地写入与第二行的 地址8、9、10、…、14和15相对应的区域。此后相似地，将数 据1_n、2_n、3_n、xa0xa0…、8_n沿行L方向写入与沿行L方向排列的地 址相对应的区域。当数据1_7、2_7、3_7、…、7_7和8_7已经被顺 序地写入第七行地址48、49、50、…、54和55中的时候，与地址 56、57、58、…、62和63相对应的区域中没有数据写入，但是开始 读取那些已经写入对应于地址0到55的区域中的数据。因此，当沿 行L方向写入数据时，数据没有写入对应于第八行地址的区域内，而 是将数据仅仅写入对应于第一行到第七行地址的区域内，此后读取这 些写入的数据。 为读取数据，首先从对应于沿列R方向排列的第一列地址0、 8、…、48的区域读取数据1_1、1_2、…、和1_7，并且将它们传送 到存储器51。也就是说，将7个数据合并成一个数据组，然后将这 个数据组的数据同时传送到存储器51。在沿列R方向读取这7个数 据之后，他们被重新排列并且被传送到存储器51。 在读取了包含写入对应于第一列地址0、8、…、和48的区域 内的7个数据1_1、1_2、…、和1_7的数据组之后，立即从对应于 第二列地址1、9、…、和49的区域内读取包含有7个数据2_1、 2_2、…、和2_7的数据组，同时将最新由发送器100传来的数据1_8、 2_8、…、7_8和8_8写入与第一列地址0、8、…、48、和56相对 应的区域内。 图9是一个方案视图，显示了将新数据写入对应于第一列地址 0、8、…、56的区域时的状态。 如图9所示，沿列R方向写入数据时，将数据写入对应于第八行 地址的区域内。 此后，对于包含与第二列地址相对应的区域中的7个数据2_1到 2_7的数据组、…、以及包含对应于第八列地址的区域中的7个数据 8_1到8_7的数据组，顺序地读取每一数据组。因此，通过沿列R 方向读取数据，每个包含7个数据的数据组被重新排列并被传送到存 储器51中。在这种情况下，在读取了对应于第n列地址的区域内已 经写入的数据之后，立即将由发送器100传来的新数据沿列R方向顺 序地写入对应于第n列地址的区域内。 图10是一个方案视图，显示了在从对应于第八列地址的区域读 取了7个数据8_1到8_7之后的即时状态。 沿列R方向写入数据时，如图10所示，数据没有被写入对应于 第八列地址的区域内，而是仅仅将数据写入对应于第一列到第七列地 址的区域内。将图10与先前显示的图8进行比较，就会发现在图 10中写入了新数据1_8到8_14。如图10所示，在新数据被写入了 之后，沿行L方向读取新数据，将包含第一行7个数据1_8到1_14 的数据组、…、以及包含第八行7个数据8_8到8_14的数据组中的 每一数据组顺序地传送到存储器51。而且，当顺序地读取先前写入 在缓冲器52a中的数据时，将新数据写入缓冲器52a中。 此后，在缓冲器52a中，当如图8到10描述的那样，交替地将 数据写入方向和读取方向变换成行方向和列方向时，来执行数据的写 入和读取。将从缓冲器52a读出的数据顺序地传送到存储器51。在 这种情况下，沿行L方向在缓冲器52a中写入数据时，没有将数据 写入对应于第八行地址的区域内，而是仅仅将数据写入对应于第一行 到第七行地址的区域内。另一方面，沿列R方向写入数据时，没有 将数据写入对应于第八列地址的区域内，而是仅仅将数据写入对应于 第一列到第七列地址的区域内。通过以上述的方式写入数据，当写 入的数据是沿行L方向或列方向R读取时，每次传送7个数据到存 储器51。此外，如图8到10描述的那样，在交替地将数据的写入 方向和读取方向变换到行方向和列方向时，在缓冲器52中写入和读 取数据。因此，如果缓冲器52a仅仅具有对应于64个地址的区域容 量(也就是说，有64个字节＝512位的容量)，就有可能在从缓冲 器52a读取旧数据的同时在缓冲器52a中顺序地写入新数据。 此外，将每个包含7个数据、临时重新排列已经由缓冲器52a 传来的数据组以如图11所示的矩阵结构形式顺序地写入。在这种情 况下，将每个传送到存储器51的数据组以每个数据组从缓冲器52a 中读取的次序顺序地写入存储器51中。为了将数据组排列成为如图 11所示的矩阵结构，数据首先写入沿行L方向排列的第一行块1、 2、…以及8中。为了在第一行块1、2、…以及8中写入数据，将 包含7个数据1_1到1_7的数据组、包含7个数据2_1到2_7的数据 组、…、以及包含7个数据8_1到8_7的数据组沿行L方向顺序地写 入与块1、2、…以及8的顶端地址0、4、…和28相对应的区域内。 在将包含7个数据8_1到8_7的数据组写入了与地址28相对应 的区域之后，将包含7个数据1_8到1_14的数据组、包含7个数据 2_8到2_14的数据组、…、以及包含7个数据8_8到8_14的数据组 沿行L方向顺序地写入与块1、2、…、8的第二地址1、5、…和 29相对应的区域内。此后相似地，将每个包含7个数据的数据组 写入与块1、2、…、8的第三地址2、6、…和30相对应的区域内。 最后，将包含7个数据1_22到1_28的数据组、包含7个数据2_22 到2_28的数据组、…、以及包含7个数据8_22到8_28的数据组沿 行L方向顺序地写入与块1、2、…、8的第四地址3、7、…和31 相对应的区域内。从而将28个数据写入每一个块1、2、…、8中。 当独立考察每一块时，写入块1到8的28个数据是组成图2所示的 帧1到8的每个槽1的203个数据当中的28个数据，这28个数据 从槽的顶端开始沿X方向连续排列。 在数据写入了块1到8之后，更多的新数据顺序地从缓冲器52 传送而来。此后相似地，在第二行块中写入数据(没有图示)、…、 在第七行块49到56中写入数据在每一个沿行L方向排列的块上执 行。将数据1_169到1_196、…、以及数据8_169到8_196写入第 七行的块49、…、56中。 在已经将数据写入块49到56之后，将数据写入第八行的块57 到64中。为了在块57到64中写入数据，将包含7个数据1197 到1_203的数据组、…、以及包含7个数据8_197到8_203的数据组 沿行L方向顺序地写入与块57到64的顶端地址224到252相对应的 区域中。如上所述，在发送器100中，沿交错方向从数据1_1开 始读取组成槽-1集合的数据，该集合包含每个帧的槽1收集，最后 读取数据值8_203。因此，当将包含7个数据8_197到8_203的数 据组写入对应于块64的地址252的区域时，就完成了对槽-1集合 全部数据的写入。因此，如图11所示，将数据1_203到8_203以 类似于矩阵的形式写入。 如上所述，有可能在每块中最多写入28个数据，而且槽-1集 合包含203×8＝1624个数据。因此，在如上所述将组成槽-1集合 的数据沿行L方向顺序地写入时，在组成槽-1集合的1624个数据 当中，有28(＝在一块中写入数据的数目)×7(＝在第一行到第七 行块1到56之间沿列向R排列的块的数目)×8(＝在第一行到第七 行块1到56之间沿行方向排列的块的数目)＝1568个数据写入到8 行8列的64块1到64当中的第一行到第七行块1到56中。因此， 有56(＝1624-1568)个剩余数据写入第八行的块57到64中。由 于在每块中能够写入28个数据，如果如上所述那样将数据沿行L方 向写入第八行的块57到64中，当在对应于第八行块57到64中每 一个顶端地址的区域中写入7个数据时，56个剩余数据的写入就完 成了，从而就写入了组成槽-1集合的全部数据。因此，对于第一行 到第七行的块1到56来说，数据写入对应于4个地址的全部区域中。 然而，对于第八行的块57到64来说，仅仅是在对应于4个地址的区 域当中一个相应的地址区域内写入数据，但是没有在对应于剩余三个 地址的区域内写入数据。 在数据已经被写入第八行块57到64之后，数据从块1到64中 读取。 从沿列R方向排列的第一列块1、…、49、和57开始顺序地读 取数据。为了从这些块1、…、49、57中读取数据，在逐个地将地 址加1时对块1的地址0到3进行顺序寻址。通过这样，就可以从 对应于地址0、1、2、3的区域内顺序地读取数据1_1到1_7、1_8 到1_14、1_15到1_21、和1_22到1_28了。在已经从对应于地址 3的区域中读取了7个数据1_22到1_28之后，此后相似地，通过 递增地址就可以从在第一列排列的块9(未图示说明)、…、49、57 中顺序地读取数据。这样，通过顺序地沿列R方向读取数据，组成 如图2显示的帧2槽1的数据1_1到1_203被解交错和读取。 在从块1、…、49、57中读取数据之后，从第二列的块2、…、 58中读取数据。为了从块2、…、58中读取数据，通过在从顶端 地址开始逐一增加地址来顺序地指定块2的地址，从对应于地址4、 5、6、7的区域中顺序地读取数据2_1到2_7、2_8到2_14、2_15 到2_21、2_22到2_28。在从对应于地址7的区域中读取了数据2_22 到2_28之后，相似地通过将递增地址就可以从块10(未图示)、…、 58中顺序地读取数据。通过以上述方式沿列R方向顺序地读取数 据，组成如图2所示的帧2槽1的数据2_1到2_203就被解交错和 读取了。 在读取了第二列数据2_1到2_203之后，从沿列R方向的第三 列、…、第八列的块中顺序地读取数据，从而，数据3_1到3_203 (未图示)、…、以及数据8_1到8_203被解交错和读取了。 如上所述通过沿列R方向读取那些沿行L方向写入的数据，发 送器100交错的数据(这些数据组成超帧1)被解交错了。在组成 超帧1的数据从发送器100传送到接收器50之后，按照与读取组成 超帧1的数据相同的过程对组成另一个超帧2的数据进行读取，并 且将读取的数据传送给接收器50。 此外，在第二收发系统中，在写入第一列块1、…、49、57的 数据1_1到1_203已经被解交错和读取之后，如上所述对组成第二 列块2、…、58的数据进行读取，同时只有203字节的组成超帧2的 数据从缓冲器52a中读取出来，并且写入第一列块1、…49、57中。 图12是一个方案视图，显示了只有203字节组成超帧2的数据 写入块1、…、49、57中的一个状态。 为了在第一列块1、…49、57中写入仅仅203字节组成超帧2的 数据，将包含7个数据1_1到1_7的数据组、…、包含7个数据7_1 到7_7的数据组、以及包含7个数据8_1到8_7的数据组沿列R方向 顺序地写入对应于这些块的顶端地址0、…、192和224的区域内。 在将包含7个数据8_1到8_7的数据组写入与地址224相对应的 区域之后，将包含7个数据1_8到1_14的数据组、…、包含7个数 据7_8到7_14的数据组、以及包含7个数据8_8到8_14的数据组沿 列R方向顺序地写入对应于块1、…、49、57的第二地址1、…、193 和225的区域内。此后相似地，将每个包含7个数据的数据组沿列 R方向顺序地写入对应于块1、…、49、57的第三地址的区域中。最 后，将包含7个数据1_22到1_28的数据组、…、包含7个数据7_22 到7_28的数据组、以及包含7个数据8_22到8_28的数据组沿列R 方向顺序地写入对应于块1、…、49、57的最后地址3、…、195、 和227的区域内。这样，就把数据写入块1、…、49和57中。 在把数据写入块1、…、49和57的同时，按照上述过程将已经 写入的超帧1数据从第二列块2、…、和58中顺序地读出。此后类 似地，在已经沿列R方向顺序地读取第n列块中所写入的超帧1的数 据之后，立即将另一个超帧2的数据沿列R方向顺序地写入第n列 的块中。 因此，在读取了第八列块中已写入的超帧1数据之后，立即将超 帧2的数据写入第八列块中，于是完成了写入组成超帧2槽-1集合 的全部数据。 图13是一个方案视图，显示了写入了组成超帧2槽-1集合的全 部数据的一个状态。 如上所述，有可能在每块中最多写入28个数据，并且槽-1集合 包含203×8＝1624个数据。因此，如上所述，当沿列R方向顺序地 写入组成槽-1集合的数据时，在组成槽-1集合的1624个数据当中， 有28(＝在一块中写入数据的数目)×7(＝在第一列到第七列56块 之间沿行向L排列的块的数目)×8(＝在第一列到第七列56块之间 沿列方向R排列的块的数目)＝1568个数据写入到8行8列的64 块1到64当中的第一列到第七列56块中。因此，将56个(＝1624 -1568)剩余的数据写入第八列块8、…、56、64中。由于能够在 每块中写入28个数据，如上所述，通过沿列R方向将数据写入第八 列块8、…、56、64中，当在每一个对应于第八列块8、…、56、 64的顶端地址区域中写入7个数据时，剩余56个数据的写入就完成 了，从而写入了组成槽-1集合的全部数据。因此，对第一列到第七 列的56个块来说，将数据写入对应于4个地址的全部区域内。另一 方面，对第八列块8、…、56、64来说，在对应于4个地址的区域 当中仅仅有对应于一个地址的区域中写入数据，而没有将数据写入对 应于剩余3个地址的区域中。 参考图11所描述，超帧1的数据沿行L方向写入，沿列R方向 读取，从而解交错。然而，超帧2的数据沿列R方向写入，与超帧1 的情况正好相反，如对图12和13描述的那样，然后沿行方向L对写 入的数据进行读取并解交错。 具体来说，将地址0到28顺序递增来寻址，沿行L方向读取第 一行块1、2、…、8的数据，并且读取了数据1_1到1_203。此后 相似地，通过沿行L方向顺序地读取第二行到第八行块的数据，组成 超帧2的全部数据被解交错和读取了。在这种情况下，在读取了第n 行块中已写入的数据之后，按照图11所描述的过程立即将超帧1的 数据顺序地写入第n行块中。因此，在读取了第八行块中已写入的 超帧2数据之后，按照图11所描述的过程立即沿行方向L顺序地在 第八行块中写入超帧1的新数据。从而，就完成了写入组成新超帧1 的槽-1集合的全部数据。此后，当按照如图11到13所描述的过程 在交替地将数据的读取方向和写入方向变换到行方向L和列方向R 的同时，由接收器110对发送器100交错的数据进行顺序地解交错。 在先前所描述的第一收发系统情况下，将一个字节数据写入对应 于一个地址的一个区域中，以形成一个字节/字。然而在第二收发系 统的情况下，将7字节的数据写入对应于一个地址的一个区域中，以 形成7字节/字。这样，当将一个字设置为多个字节时，除存储器 51之外还需要缓冲器52a用于暂时储存由发送器100发送的数据。 然而，该缓冲器52a仅仅需要一个非常小的容量，例如如上所述的 64个字节＝512位。也就是说，在第二收发系统的情况下，缓冲器 52a所需的容量和存储器51所需的容量的总和等于512位+0.64兆 位≈0.64兆位。因此，第二收发系统会使这成为可能：对接收器的存 储器来说，使用与传统收发系统所需要的二个超帧的容量(大约1.25 兆位)相比要小的存储器容量来对数据进行解交错。 此外，在第一收发系统的情况下，由于在存储器110a中写入一 个字节/字的数据，如图4到6所示，存储器110a需要地址0到 1663。另一方面，在第二收发系统的情况下，由于存储器51中写入 了7字节/字的数据，如图11到13所示，存储器51仅仅需要地址0 到255就足够了。因此，通过将一个字设置为多个字节，就可以获 得以下优点：存储器只需要更少的地址，以及能够简化地址生成电路 的配置。此外，通过将一个字设置为多个字节，就有可能将多个字 节的数据同时写入对应于一个地址的一个区域中。因此，可以获得 这样的优点：即使用了具有较低存取速度的存储器，也能够有效地写 入数据。 通过将数据排列成为一个8乘8块的矩阵结构，第一和第二收发 系统对组成许多槽组成的一个槽集合的数据分别进行解交错，其中槽 集合包含在8个帧中用相同数字作标记的槽(也就是说，槽集合包含 8个槽)。也就是说，在矩阵结构中沿行方向L排列的块数目等于 沿列R方向排列的块数目。通过使沿行方向L排列的块数目与沿列 R方向排列的块数目相等，就有可能使没有数据写入的存储器存储单 元数目最小化，而不论组成一个槽集合的数据是沿行方向还是沿列方 向写入，其中槽集合包含8个槽。因此就可以有效地在存储器中写入 数据了。 在第一和第二收发系统的情况下，通过将多个交错的数据排列 成为一个具有8乘8块的矩阵结构，使沿行L方向排列的块数目等于 沿列R方向排列的块数目。然而就本发明而言，就没有必要将多个 交错的数据排列成为一个在行和列方向块数目相同的矩阵结构。它 允许在行和列方向上块数目不同。通过使多个紧跟在当前写入存储 器的多个数据之后写入存储器的多个数据的写入方向与当前写入数 据的读取方向相同或正好相反，还有可能降低对多个交错的数据进行 解交错的成本。 此外，就第一和第二收发系统来说，通过使用一个将多个交错数 据写入接收器所包含的存储器中，然后将存储器中写入的数据进行解 交叉读取的例子，说明了数据以很低的成本进行重新排列的状态。然 而，在发送器端完成的数据重排也可以通过使用依据本发明的数据读 /写方法以很低的成本来实现。 依据本发明，我们能够获得减少成本的一种读/写方法、一种解 交错的方法、一种数据处理方法、一种存储器和一种存储器驱动。 图1显示了一个第一收发系统的实例。 图2是一种超帧配置的框图。 图3是一个图表，显示了从帧1槽1的数据11开始沿交错方向 读取203个数据的状态。 图4说明了数据以8行8列64块的矩阵结构排列的状态。 图5是一个原理图，显示了将构成另一个超帧2的203字节数据 写入块1、块9、…、块49和块57的状态。 图6是一个原理图，显示了写入超帧2槽-1收集的全部数据的 状态。 图7是一个收发系统中接收器的原理简图。 图8是一个原理图，显示了将数据写入缓冲器的状态。 图9是一个原理图，显示了将新数据写入对应于第一列地址0、 8、…、56的区域的状态。 图10是一个原理图，显示了在读取了对应于第八列地址的区域 中已写入的7个数据8_1到8_7之后的当时状态。 图11是一个原理图，显示了将每个包含7个从缓冲器52a传输 的交错数据的数据组以矩阵结构顺序写入的状态。 图12是一个原理图，显示了将构成超帧2的203字节数据写入 块1、…、块49和块57的状态。 图13是一个原理图，说明了写入构成超帧2槽-1集合的全部数 据的状态。 50、100：接收器 51、100a、110a：存储器 52、100b、110b：存储器驱动装置 52a：缓冲器 100：发送器